admin 管理员组

文章数量: 1086019


2024年1月23日发(作者：程序设计语言有哪些共同点)

◆ Nehalem架构概述

模组化设计的Nehalem，可灵活组合

Nehalem微架构采用可扩展的架构，主要是每个处理器单元均采用了Building Block模组化设计，组件包括有：核心数量、SMT功能、L3缓存容量、QPI连接数量、IMC数量、内存类型、内存通道数量、整合GPU、能耗和时钟频率等，这些组件均可自由组合，以满足多种性能需求，比如可以组合成双核心、四核心甚至八核心的处理器，而且组合多个QuickPath Interconnct（QPI）连接更可以满足多路服务器的需求。整合了GPU的Nehalem架构处理器Havendale可能在明年第四季度生产。

四核心Nehalem基本构成

在这张图中，可以看到四个核心的Nehalem（首批上市的Nehalem为四核心）的基本构成，有超大容量的L3高速缓存，I/O控制单元，内存控制器电路和QPI总线。不同级别的Nehalem处理器将会有不同条数的QPI连接，普通桌面处理器通常只有一条QPI连接，工作站以上级别的将会有多条QPI连接。

单个执行核心的基本构成

在每个执行核心中，包括乱序执行单元和完整的逻辑电路，有了这些才算是一个完整的高级处理核心，另外还有L1、L2缓存等电路，L1、L2缓存的面积并不大，大概也就1/4，像解码单元、分支预测逻辑判断单元、内存排序和页处理单元也占了不少面积。

Nehalem改善循环监测机制

站在Core微架构这个巨人的肩上，Nehalem的改进是全方位的。比如改善循环监测机制，Nehalem的LSD能够缓冲28个微指令（Core为18），能处理更多的分支指令。Nehalem中进一步添加了指令融合机制，支持目前所有Core中的宏指令技术，更具备有Core不支持的64位宏融合模式，在处理64bit代码的时候，将会有明显的性能改善。Nehalem还提升分支预测能力，搭载多级分支预测机制，提供了更高的性能表现。Nehalem同时增强并行计算功能，在Core体系架构上，并行计算可以同时处理96个微指令，Nehalem处理器将乱序窗口尺寸扩大了33%，这样就能同时处理128个微指令。

Core i7(Nehalem)的主要特性

除了上面提到的那些改进外，Nehalem还有些更为最重要的特性。我们可以把这些重要特性分为计算内核（Core）和非计算内核（Uncore）的上的特性。

Nehalem在非计算内核的设计改动令人瞩目，主要的有：

· 三级包含式Cache设计——L3采用共享式设计，被片上所有内核共享

· 放弃FSB使用QPI总线——20位宽的QPI连接其带宽可达惊人的每秒25.6GB

· 整合内存控制器，支持3通道DDR3——内存读取的延迟大幅度减少，内存带宽大幅提升

计算内核的设计来源于之前的Core微架构，并对其进行了优化和加强，主要为以下几个方面：

· 重拾超线程技术——第三代SMT超线程技术

· 内核加速模式Turbo Mode——根据需要开启、关闭以及加速单个或多个内核的运行

· SSE4.2：新增7条扩展指令——加速字符串和文本处理


本文标签： 内存 核心 单元 内核 设计

版权声明：本文标题：◆ Nehalem架构概述 内容由网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://www.roclinux.cn/b/1706010137a497861.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。