基于VCD波形的FPGA实物自动化测试技术

计算机技术与发展

第３１卷　第５期

ｏｌ．３１　Ｎｏ．５

Ｖ

２０２１年５月Ｍａｙ．　２０２１

ＣＯＭＰＵＴＥＲＴＥＣＨＮＯＬＯＧＹＡＮＤＤＥＶＥＬＯＰＭＥＮＴ

基于ＶＣＤ波形的ＦＰＧＡ实物自动化测试技术

许寿全

（江苏自动化研究所，江苏连云港２２２０６１）

摘　要：为解决ＦＰＧＡ软件测试过程中仿真测试实时性不高和实物测试不充分的缺点，对ＦＰＧＡ实物验证环境搭建技术和

ＣＤ波形的ＦＰＧＡ实物自动化测试技术。通过对ＶＣＤ波形数据压缩、转换形成自芯片验证机理进行研究，提出一种基于Ｖ

定义测试向量，解决了输入信号量过于庞大的问题。采用ＰＣＩ－Ｅ数据总线和ＤＭＡ数据共享的方式实现自定义测试向量

实时传输，并经过数据－引脚映射完成被测ＦＰＧＡ芯片真实信号注入，保证了信号的实时性和测试的充分性。信号在真实

ＰＧＡ芯片返回信号，自动完成与ＶＣＤ波形中期望值的比对。在ＦＰＧＡ验证平台上进行验证，结芯片中运行后，通过采集Ｆ

果表明，该技术能够在保证测试充分性的基础上自动完成对ＦＰＧＡ芯片实物验证，提高了测评效率和测评的真实性。

关键词：软件测试；ＦＰＧＡ；ＶＣＤ；实物自动化验证技术；实时

中图分类号：ＴＰ３１　　　　　　文献标识码：Ａ　　　　　　　文章编号：１６７３－６２９Ｘ（２０２１）０５－０１０８－０５

：１０．３９６９／ｊ．ｉｓｓｎ．１６７３－６２９Ｘ．２０２１．０５．０１９ｄｏｉ

ＴｅｃｈｎｉｑｕｅｏｆＦＰＧＡＰｈｙｓｉｃａｌＶｅｒｉｆｉｃａｔｉｏｎＢａｓｅｄｏｎ

ＶＣＤＷａｖｅｆｏｒｍ

ＸＵＳｈｏｕ－ｑｕａｎ

（ＪｉａｎｇｓｕＡｕｔｏｍａｔｉｏｎＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，Ｌｉａｎｙｕｎｇａｎｇ２２２０６１，Ｃｈｉｎａ）

Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｓｏｌｖｅｔｈｅｓｈｏｒｔｃｏｍｉｎｇｓｏｆｌｏｗｒｅａｌ－ｔｉｍｅｓｉｍｕｌａｔｉｏｎｔｅｓｔａｎｄｉｎｓｕｆｆｉｃｉｅｎｔｐｈｙｓｉｃａｌｔｅｓｔｉｎＦＰＧＡｓｏｆｔｗａｒｅｔｅｓｔｉｎｇ

ｐｒｏｃｅｓｓ，ｗｅｓｔｕｄｙｔｈｅｃｏｎｓｔｒｕｃｔｉｏｎｔｅｃｈｎｏｌｏｇｙｏｆＦＰＧＡｐｈｙｓｉｃａｌｖｅｒｉｆｉｃａｔｉｏｎｅｎｖｉｒｏｎｍｅｎｔａｎｄｃｈｉｐｖｅｒｉｆｉｃａｔｉｏｎｍｅｃｈａｎｉｓｍａｎｄｐｒｏｐｏｓｅａ

ＦＰＧＡｐｈｙｓｉｃａｌａｕｔｏｍａｔｉｃｔｅｓｔｔｅｃｈｎｏｌｏｇｙｂａｓｅｄｏｎＶＣＤｗａｖｅｆｏｒｍ．ＢｙｃｏｍｐｒｅｓｓｉｎｇａｎｄｃｏｎｖｅｒｔｉｎｇＶＣＤｗａｖｅｆｏｒｍｄａｔａｉｎｔｏｓｅｌｆ－

ｄｅｆｉｎｅｄｔｅｓｔｖｅｃｔｏｒｓ，ｔｈｅｐｒｏｂｌｅｍｏｆｔｏｏｌａｒｇｅｉｎｐｕｔｓｅｍａｐｈｏｒｅｉｓｓｏｌｖｅｄ．Ｔｈｅｒｅａｌ－ｔｉｍｅｔｒａｎｓｍｉｓｓｉｏｎｏｆｕｓｅｒ－ｄｅｆｉｎｅｄｔｅｓｔｖｅｃｔｏｒｉｓｒｅａｌｉｚｅｄ

ｂｙＰＣＩ－ＥｄａｔａｂｕｓａｎｄＤＭＡｄａｔａｓｈａｒｉｎｇ，ａｎｄｔｈｅｒｅａｌｓｉｇｎａｌｉｎｊｅｃｔｉｏｎｏｆＦＰＧＡｃｈｉｐｕｎｄｅｒｔｅｓｔｉｓｃｏｍｐｌｅｔｅｄｔｈｒｏｕｇｈｄａｔａｐｉｎｍａｐｐｉｎｇ，

ｗｈｉｃｈｅｎｓｕｒｅｓｔｈｅｒｅａｌ－ｔｉｍｅｐｅｒｆｏｒｍａｎｃｅｏｆｓｉｇｎａｌａｎｄｔｈｅｓｕｆｆｉｃｉｅｎｃｙｏｆｔｅｓｔ．Ａｆｔｅｒｔｈｅｓｉｇｎａｌｒｕｎｓｉｎｔｈｅｒｅａｌｃｈｉｐ，ｉｔｃａｎａｕｔｏｍａｔｉｃａｌｌｙ

ｃｏｍｐｌｅｔｅｔｈｅｃｏｍｐａｒｉｓｏｎｗｉｔｈｔｈｅｅｘｐｅｃｔｅｄｖａｌｕｅｏｆＶＣＤｗａｖｅｆｏｒｍｂｙｃｏｌｌｅｃｔｉｎｇｔｈｅｒｅｔｕｒｎｓｉｇｎａｌｆｒｏｍＦＰＧＡｃｈｉｐ．Ｉｔｉｓｖｅｒｉｆｉｅｄｏｎ

ＦＰＧＡｖｅｒｉｆｉｃａｔｉｏｎｐｌａｔｆｏｒｍｔｈａｔｔｈｅｐｒｏｐｏｓｅｄｔｅｃｈｎｏｌｏｇｙｃａｎａｕｔｏｍａｔｉｃａｌｌｙｃｏｍｐｌｅｔｅｔｈｅｖｅｒｉｆｉｃａｔｉｏｎｏｆＦＰＧＡｃｈｉｐｏｎｔｈｅｂａｓｉｓｏｆ

ｅｎｓｕｒｉｎｇｔｈｅｔｅｓｔａｄｅｑｕａｃｙ，ｗｈｉｃｈｉｍｐｒｏｖｅｓｔｈｅｅｆｆｉｃｉｅｎｃｙａｎｄａｕｔｈｅｎｔｉｃｉｔｙｏｆｔｈｅｅｖａｌｕａｔｉｏｎ．

Ｋｅｙｗｏｒｄｓ：ｓｏｆｔｗａｒｅｔｅｓｔ；ＦＰＧＡ；ＶＣＤ；ｐｈｙｓｉｃａｌａｕｔｏｍａｔｉｏｎｖｅｒｉｆｉｃａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ；ｒｅａｌｔｉｍｅ

０　引　言

１］

随着系统理论

［

和装备软件的发展，对芯片的要

软件来模仿电路的硬件行为，从而对被测芯片的功能

进行验证，因其脱离芯片采用纯软件仿真，无法保证信

号实时性，导致测试结果失真，并且后仿真速度慢，影

响软件测试效率。而实物验证由于外部信号模拟困

难，信号输入灵活性相对软件仿真较差，测试数据范围

窄，无法满足软件测试的充分性要求。

为此，该文提出一种基于ＶＣＤ波形的ＦＰＧＡ实物

自动化验证技术，该技术以ＶＣＤ波形为基础，以硬件

芯片为被测对象，既能保证输入信号的高实时性，又能

满足灵活性需求。实验结果表明具有较高可信度，是

当前ＦＰＧＡ软件测评过程的有力补充。

求越来越高，而ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅ

ａｒｒａｙ），即现场可编程门阵列，以其集成度高、功耗低、

灵活性高等优点而被广泛应用在通信、数字信号处理、

２］

雷达和声呐领域

［

。如何降低ＦＰＧＡ软件故障率，提

高装备质量，保证装备软件可靠运行，变得尤为重

３］

要

［

，也为软件测评提出更高的要求。

ＦＰＧＡ软件不同于常规软件，因其与硬件芯片、时

钟频率、布局布线有关，需要经过静态分析、时序分析、

４］５］

。动态仿真

［

利用仿真动态仿真、实物验证等步骤

［

收稿日期：２０２０－０７－０９　　　　　　修回日期：２０２０－１１－１１

基金项目：国家自然科学基金项目（６１７７３３８４）

作者简介：许寿全（１９８８－），男，硕士研究生，研究方向为ＦＰＧＡ软件测试。

　第５期　　　　　　　　　　　　许寿全：基于ＶＣＤ波形的ＦＰＧＡ实物自动化测试技术

·１０９·

１　ＦＰＧＡ软件测试概述

１．１　ＦＰＧＡ软件测试原理

当前ＦＰＧＡ软件测评流程主要包括：静态检查规

则、跨时钟域检查、功能仿真、门级仿真、逻辑等效性验

证、动态时序仿真、静态时序分析、实物验证。其中，软

件仿真借助仿真软件编写测试激励Ｔｅｓｔｂｅｎｃｈ模拟信

号输入，同时采集被测软件输出信号ＶＣＤ波形，进行

结论判定

［６］

。实物验证需要搭建芯片真实运行环境，

与外围电路、设备一同运行，通过功能表现验证软件正

确性

［７］

。软件仿真和实物验证在一定程度上互为补

充，是当前ＦＰＧＡ软件测评主要验证手段。但随着装

备软件应用范围及应用场景的不断变化，当前验证手

段已不能满足对ＦＰＧＡ软件测评越来越高的要求。

１．２　仿真ＶＣＤ波形文件

ＩＥＥＥ１３６４标准（ＶｅｒｉｌｏｇＨＤＬ语言标准）中定义的

一种ＡＳＣＩＩ文件ＶＣＤ（ｖａｌｕｅｃｈａｎｇｅｄｕｍｐ），是通用的

文件格式。它主要包含变量的预定义，头信息以及变

量值的变化信息。由于它包含信号的变化信息，等同

于记录了整个仿真的信息，ＶＣＤ文件记录了信号的完

整变化信息

［８］

。

ＶＣＤ是一种文本文件，可以使用文本编辑工具将

其打开，它的结构比较简单，主要包含以下信息：

（１）仿真工具名称及版本信息；

（２）ＶＣＤ文件仿真生成时间；

（３）时间分辨率（ｔｉｍｅｓｃａｌｅ）：表示时间单位和

精度；

（４）信号的定义：每个信号用一个简单字符来代

表，并指出信号的宽度；

（５）信号的初始状态；

（６）信号的跳变信息，“＃”后的数字代表动作

时间。

ＶＣＤ波形通用性强，易于生成，故本研究拟采用

ＶＣＤ波形作为设计输入。

２　实物自动化验证平台设计

２．１　实物自动化验证技术实现原理

实物自动化验证技术是一种结合仿真技术和实物

验证平台的验证技术，主要用来弥补软件仿真和硬件

实现之间的缺口

［９］

。软件仿真能够模拟出各种各样的

测试激励，通过软件仿真器生成ＶＣＤ波形文件。实物

验证平台的软件部分把ＶＣＤ文件中的数据提取出来，

传给平台上的母板，由母板把这些数据转换为实际的

电信号，发送给被测ＦＰＧＡ

［１０］

。被测ＦＰＧＡ的响应又

通过母板上的数据采集电路读回上位机，在上位机中

进行数据的整理和比较

［１１］

，来验证被测ＦＰＧＡ的实际

行为和仿真过程中的行为的一致性，具体实现流程见

图１。实物自动化验证技术在生成测试激励时，采用

的是和原设计相同的时钟，能够完全模拟出硬件电路

的工作状态，而不是仿真中的软件计算和仿真加速器

中的降频，使被测电路能够得到最大程度的可靠性

验证。

图１　实物自动化验证原理

２．２　实物自动化验证平台架构

实物自动化验证平台架构如图２所示，它向被测

试对象施加输入激励，采集输出结果，并将其与期望结

果相比较，如果采样输出与期望结果不一致，系统将生

成错误报告。本验证平台的母板采用ＸＩＬＩＮＸＶｉｒｔｅｘ－

７系列芯片（ｘｃ７ｖ５８５ｔ），该芯片具有丰富的Ｉ／Ｏ口和

可用于存储测试向量和响应数据的２８Ｍｂｉｔ的ＲＡＭ，

同时集成ＣＯＭｅ模块、ＤＤＲ３模块、ＰＣＩ－Ｅ总线

［１２］

和

ＦＭＣ接口等。计算机将ＶＣＤ波形文件通过ＰＣＩ－Ｅ总

线传至ＣＯＭｅ模块，ＶＣＤ波形数据在ＣＯＭｅ模块中被

转换、生成测试向量，随后测试向量在ＦＰＧＡ芯片处被

转化为测试激励，测试激励经ＦＭＣ接口映射到ＤＵＴ

引脚上。读取响应结果的过程则相反，ＦＰＧＡ通过

ＦＭＣ模块读取ＤＵＴ的响应数据，并将采集到的响应

数据与预期值进行比对，最后将验证结果返回计算机

端进行显示

［１３］

。

COMe

DDR32G

FPGA

xc7v585t

FMC

JTAG

DU

T

DDR32G

图２　实物自动化验证平台架构

２．３　关键技术

２．３．１　ＶＣＤ波形压缩转换技术

ＶＣＤ波形的压缩和转换过程如图３所示。

dat1

VCD

dat2

.

.

.

datn

图３　ＶＣＤ波形压缩转换过程

首先ＶＣＤ波形被压缩分解成多个ｄａｔ文件，再根

据时钟域的划分选择其中的部分ｄａｔ文件，将这些ｄａｔ

计算机技术与发展　　　　　　　　　　　　　　　　　　第３１卷

·

１１０·

文件打包为测试向量，最后将测试向量通过验证平台

生成为测试激励注入到被测对象中。

（１）ＶＣＤ波形分解压缩技术。

ＶＣＤ波形文件包含了全部仿真信息，但信号并非

每个时刻都在反转，在对数据存取时，只需要记录数据

变换的过程，就可以完整地复现信号。通过对ＶＣＤ波

ａｔ数据形文件内部的变量进行提取，生成单变量的ｄ

ａｔ文件是单引脚波形变化信息，在生成过程文件。ｄ

中，只需对引脚信号的变化时刻和对应值进行记录，从

１４］

。而实现信号的压缩

［

ｅ）根据每个ｇｒｏｕｐ中信号的时钟，配置寄存器中（

ｇｒｏｕｐ的时钟，例如，如果ｇｒｏｕｐ信号处于不同时钟域，

可以ｇｒｏｕｐ１选ｃｌｋ１，ｇｒｏｕｐ２选ｃｌｋ２，ｇｒｏｕｐ３选ｃｌｋ３，

ｇｒｏｕｐ４选ｃｌｋ４；如果某两个或多个ｇｒｏｕｐ处于同一时

钟域，可以是ｇｒｏｕｐ１／２都选ｃｌｋ１，ｇｒｏｕｐ３／４选ｃｌｋ２，

等等。

（２）测试向量生成技术。

ＣＤ波形文件转化得到，软件将测试测试向量由Ｖ

向量发送到验证平台，验证平台将其转化为激励向量，

实现输入文件到测试激励的转化。首先定义报文，报

文根据输入文件的信息结构特征和验证平台的工作原

理进行设计。报文定义如图４所示。

（ａ）将测试向量定义为帧结构，由帧头和若干条

描述行组成；

（ｂ）Ｐａｔｔｅｒｎ＿ｆｒａｍｅ＿ｈｅａｄｅｒ［３１：０］：定义测试向量的

基本信息，包括描述行总数目、测试向量的归属时钟

域等；

（ｃ）Ｐａｔｔｅｒｎ＿ｌｉｎｅ＿ｈｅａｄｅｒ［７：０］：定义描述行的基本

信号，包括保持周期数等，对于有判断期望值的行保持

周期数必须为１；

ｄ）Ｐａｔｔｅｒｎ＿ｄｒｉｖｅ［１：０］：定义ＰＩＮ＿ＤＲＩＶＥ信号的（

驱动值，００保持原值，０１驱动为高阻，１０驱动为低电

平，１１驱动为高电平；

（ｅ）Ｐａｔｔｅｒｎ＿ｃａｐｔｕｒｅ［１：０］：定义ＰＩＮ＿ＣＡＰＴＵＲＥ信

００：不关心，０１：不关心，１０：判断并且号的期望值判断，

期望值为低电平，１１：判断并且期望值为高电平；

ｆ）Ｐａｔｔｅｒｎ＿ｉｎｏｕｔ［２：０］：定义ＰＩＮ＿ＩＮＯＵＴ信号为（

驱动或期望值，Ｐａｔｔｅｒｎ＿ｉｎｏｕｔ［２］为方向位，０：驱动信

号，１：期望值判断；Ｐａｔｔｅｒｎ＿ｉｎｏｕｔ［１：０］定义与Ｐａｔｔｅｒｎ＿

ｄｒｉｖｅ［１：０］一致。

波形压缩转换技术使母板上的ＦＰＧＡ能够通过硬

件电路对信号进行完整的复原，并且避免了每一时刻

都需要对所有信号进行记录的状况，使系统的整体性

能得到提高，确保了信号能够被以全速率进行发送和

采集。这种技术也巧妙地避开了数据存储和传输的性

能瓶颈，使系统能够以线速生成激励、采集响应。

对于存在多个时钟域的待测对象，按时钟域将接

口信号划分为相互独立的若干组，每组接口信号均包

含ｉｎｏｕｔ、ｉｎｐｕｔ和ｏｕｔｐｕｔ信号。对于验证平台，同样以

时钟域将Ｔｅｓｔｐａｔｔｅｒｎ划分为若干组，每组ｐａｔｔｅｒｎ对应

时钟域接口信号的驱动。时钟域的划分方法如下：

ａ）根据时钟域ｐａｔｔｅｒｎ被划分为若干个子（

ｐａｔｔｅｒｎ，例如ｐａｔｔｅｒｎ＿１、ｐａｔｔｅｒｎ＿２、ｐａｔｔｅｒｎ＿３、ｐａｔｔｅｒｎ＿４，

每个ｐａｔｔｅｒｎ对应一组测试接口信号，子ｐａｔｔｅｒｎ之间相

ａｔｔｅｒｎ具有完整的帧结构；互独立，每个子ｐ

（ｂ）根据时钟域将ｐａｔｔｅｒｎ加载、存储，划分为不同

ｒｏｕｐ１、ｇｒｏｕｐ２、ｇｒｏｕｐ３、ｇｒｏｕｐ４；组，例如ｇ

（ｃ）每个ｇｒｏｕｐ均包含若干个ＰＩＮ＿ＩＮＯＵＴ、ＰＩＮ＿

ＤＲＩＶＥ和ＰＩＮ＿ＣＡＰＴＵＲＥ信号；

（ｄ）ＣＬＫ模块提供多个时钟，例如ｃｌｋ１、ｃｌｋ２、

ｃｌｋ３、ｃｌｋ４；

32bit

Pattern_frame_header

2bit2bit

PatternPattern

Pattern_line_

_drive__drive_

header_0

0001

PatternPattern

Pattern_line_

_drive__drive_

header_1

0001

8bit

2bit2bit2bit2bit3bit3bit3bit

Pattern

_inout_

l

Pattern

_inout_

l

0

PatternPatternPattern

_drive__captur_captur

me_00e_01

PatternPatternPattern

_drive__captur_captur

me_00e_01

PatternPatternPattern

_captur_inout__inout_

e_n0001

PatternPatternPattern

_captur_inout__inout_

e_n0001

1

x

PatternPattern

Pattern_line_

_drive__drive_

header_x

0001

PatternPatternPattern

_drive__captur_captur

me_00e_01

PatternPatternPattern

_captur_inout__inout_

e_n0001

Pattern

_inout_

l

图４　测试向量报文

　　（３）测试激励注入技术。

测试向量文件采用ＦＰＧＡ片上的ｂｌｏｃｋＲＡＭ搭建

双端口ＤＰＲＡＭ组来存储，ＤＰＲＡＭ一端处于ＰＣＩ－Ｅ＿

ｓｌａｖｅ用户接口时钟域，接受来自ｐａｔｔｅｒｎ＿ｌｏａｄ＿ｃｔｒｌ写入

的数据；另一端处于ＰＩＮ的时钟域，读出数据给ｐｉｎ＿

ｃｔｒｌ，用于控制ＰＩＮ的驱动和获取，将测试向量映射到

　第５期　　　　　　　　　　　　许寿全：基于ＶＣＤ波形的ＦＰＧＡ实物自动化测试技术

·１１１·

对应引脚，完成测试激励注入，注入过程如图５所示。２．３．２　输出波形分析比较技术

（１）被验对象输出波形采集。

测试结果文件采用ＦＰＧＡ片上ｂｌｏｃｋＲＡＭ搭建双

端口ＤＰＲＡＭ组来存储。ＤＰＲＡＭ一端接受ｐｉｎ＿ｃｔｒｌ

PCIe_slave

写入的测试结果数据，处于ＰＩＮ的时钟域，另一端读出

数据给ｒｅｓｕｌｔ＿ｒｅａｄ＿ｃｔｒｌ，处于ＰＣＩ－Ｅ＿ｓｌａｖｅ用户接口时

钟域，采集过程与测试激励注入过程相反。

２）验证结果文件的报文定义。（

验证结果文件是由验证平台生成的，它的输入为

Pattern_load_ctrl

DPRAM

...

DPRAM

被测对象的各输出引脚波形。验证平台要处理这些波

形，包括存储、格式转换和发送等操作。

输出波形到验证结果文件的转化要结合波形信息

特征和验证平台工作的原理进行。由于使用的是波

Pin_ctrl

PINPIN

...

形，这与测试向量的生成方式类似，因此对验证结果文

件的报文定义如图６所示。

2bit2bit2bit2bit2bit

Pin_ino

ut_value

_l

Pin_ino

ut_value

_l

图５　测试激励注入过程

16bit

0

2bit

Pin_captPin_capt

Result_header

ure_valuure_valu

_0

e_00e_01

Pin_captPin_capt

Result_header

ure_valuure_valu

_1

e_00e_01

Pin_captPin_inoPin_ino

ure_valuut_valueut_valiu

e_n_00e_01

Pin_captPin_inoPin_ino

ure_valuut_valueut_valiu

e_n_00e_01

1

x

Pin_captPin_capt

Result_header

ure_valuure_valu

_x

e_00e_01

Pin_captPin_inoPin_ino

ure_valuut_valueut_valiu

e_n_00e_01

Pin_ino

ut_value

_l

图６　测试结果报文

　　（ａ）测试结果文件由若干结果行构成；

（ｂ）含有判断期望值的描述行的所有ＰＩＮ＿

ＣＡＰＴＵＲＥ信号的真实值，记为ＰＩＮ＿ＣＡＰＴＵＲＥ＿

ＶＡＬＵＥ［１：０］，和ＰＩＮ＿ＩＮＯＵＴ信号的真实值，记为

ＰＩＮ＿ＩＮＯＵＴ＿ＶＡＬＵＥ［１：０］，构成一个结果行；

（ｃ）ＰＩＮ＿ＣＡＰＴＵＲＥ＿ＶＡＬＵＥ［１：０］：００，低电平，

０１，高电平，１０／１１，高阻；

ｄ）ＰＩＮ＿ＩＮＯＵＴ＿ＶＡＬＵＥ［１：０］：００，低电平，０１，（

高电平，１０／１１，高阻；

ｅ）每条结果行包含一个Ｒｅｓｕｌｔ＿ｈｅａｄｅｒ［１５：０］，（

［１５］标记是否有判断期望值不一致的信号，１：有错，

０：无错，［１４：０］为对应描述行序号值；

（ｆ）由结果行头位置信息可以定位到测试向量的

某条描述行，可以得到判断信号的期望值和真实值。

３）测试报告的生成方法。（

结合测试向量和测试结果文件，根据测试结果文

件每条行头标记的描述行序号，将测试结果与测试向

量文件进行匹配，标记出测试向量文件中所有包含判

１５］

。断期望值信号的真实值，得到测试报告

［

３　实验验证

实物自动化验证平台包含子板和母板，外部连接

辅助计算机。

首先通过ＰＣＩ－Ｅ接口接收ＶＣＤ波形文件，验证

平台将其压缩转换为测试向量，测试向量如图７所示。

然后，向测试向量文件中ｍｅｍ［４］、ｍｅｍ［６］注入

错误行，通过验证平台将测试向量加载到被测ＦＰＧＡ

芯片。随后验证平台读取从被测ＦＰＧＡ上返回的输出

数据，经过与期望值比较，得到验证报告，结果显示在

列表中。

点击结果列表，可显示验证平台波形，通过与注入

错误行前的原始波形比较，可定位问题。注入错误行

前原始波形和注入错误行后波形如图８所示。

注入错误行前，波形图中ｃａｐ＿ｅｒｒｏｒ＿ｖａｌｉｄ信号一

直为低电平，实测结果与期望一致。测试向量注入错

ｃａｐ＿ｅｒｒｏｒ＿ｖａｌｉｄ信号出现两处高电平，导致两误行后，

处错误，两处错误的期望值分别为０ｘ００、０ｘ０３，真实值

分别为０ｘ０２、０ｘ０１。

计算机技术与发展　　　　　　　　　　　　　　　　　　第３１卷

·

１１２·

图７　测试向量

图８　注入错误行前、后波形

　　借助自动化验证平台进行某型星敏感器ＦＰＧＡ软

件测试，通过仿真建模和编写测试激励实现常规仿真

测试，生成的ＶＣＤ文件进行实物自动化验证。二者进

行比较发现，实物自动化验证平台工作效率显著提高，

发现了常规ＦＰＧＡ仿真测试未发现的问题，如表１

所示。

表１　测试结果对比

测试方法

常规仿真测试

实物自动化验证平台

执行效率用例数

１２．１个／天

２２．２个／天

发现问题个数

５

７

实物自动化验证技术突破了数据传输瓶颈，保证了数

据实时性，提高了测评效率，同时ＶＣＤ信号的灵活性

保证了测试充分性。该技术可作为当前ＦＰＧＡ软件测

ＰＧＡ软件测试中发挥试的有力补充，并将在未来的Ｆ

重要作用。

参考文献：

［１］　ＬＩＡＯＬＣ，ＰＡＮＣＴ，ＪＯＮＧＴＬ．Ｓｗｉｔｃｈｉｎｇｆｌｏｗ－ｇｒａｐｈ

－ｐｈａｓｅｉｎｖｅｒｔｅｒｓ［Ｊ］．ＩＥＥＥｍｏｄｅｌｉｎｇｔｅｃｈｎｉｑｕｅｆｏｒｔｈｒｅｅ

ＴｒａｎｓａｃｔｉｏｎｓｏｎＩｎｄｕｓｔｒｉａｌＥｌｅｃｔｒｏｎｉｃｓ，２００８，５５（４）：１６０３－

１６１３．

［２］　刘子宜，刘　畅，郑　军．基于软件测试技术的ＦＰＧＡ测试

Ｊ］．电子技术应用，２０１１，３７（５）：２８－３０．研究［

［３］　徐金娜，付方发，王进祥．基于ＦＰＧＡ的软硬件协同仿真平

台的数据通路设计［Ｊ］．微电子学与计算机，２０１４（３）：１０７－

１１０．

［４］　付　浩，秦　浩．ＦＰＧＡ测试方法和流程探讨［Ｊ］．科技风，

２０１７（１０）：７７－７８．

［５］　ＬＡＶＩＮＣ，ＰＡＤＩＬＬＡＭ，ＬＡＭＰＲＥＣＨＴＪ，ｅｔａｌ．ＨＭＦｌｏｗ：

ａｃｃｅｌｅｒａｔｉｎｇＦＰＧＡｃｏｍｐｉｌａｔｉｏｎｗｉｔｈｈａｒｄｍａｃｒｏｓｆｏｒｒａｐｉｄ

ｐｒｏｔｏｔｙｐｉｎｇ［Ｃ］／／ＩＥＥＥｉｎｔｅｒｎａｔｉｏｎａｌｓｙｍｐｏｓｉｕｍｏｎｆｉｅｌｄ－

　　实验验证了实物自动化验证平台可正确转换

ＶＣＤ波形，并将转换后的测试向量加载至被测器件。

通过读取返回值，与期望值比较后生成测试报告，并可

对问题进行追踪。实验结果表明，该平台能够正确施

加测试激励，有效检验出被测器件的错误，具有验证过

程简单、验证速度较快等优点。

４　结束语

该文提出一种基于ＶＣＤ波形的ＦＰＧＡ实物自动

化验证技术，用以解决仿真测试和实物测试的弊端。

（下转第１１８页）

计算机技术与发展　　　　　　　　　　　　　　　　　　第３１卷

·

１１８·

行了论证。

参考文献：

［１］　向　军，李国徽，杨　兵，等．移动实时数据库ＱｏＳ管理和

Ｊ］．计算机科学，２００８，３５（９）：１０３－更新事务调度算法［

１０７．

［２］　ＳＩＮＧＨＹＪ，ＳＩＮＧＨＹＳ，ＧＡＩＫＷＡＤＡ，ｅｔａｌ．Ｄｙｎａｍｉｃ

ｍａｎａｇｅｍｅｎｔｏｆｔｒａｎｓａｃｔｉｏｎｓｉｎｄｉｓｔｒｉｂｕｔｅｄｒｅａｌ－ｔｉｍｅｐｒｏｃｅｓｓ

ｉｎｇｓｙｓｔｅｍ［Ｊ］．ＩｎｔｅｒｎａｔｉｏｎａｌＪｏｕｒｎａｌｏｆＤａｔａｂａｓｅＭａｎａｇｅ

ｍｅｎｔＳｙｓｔｅｍｓ，２０１０，ａｒＸｉｖ：１００５．５４３５：１６１－１７０．

［３］　ＸＩＯＮＧＭｉｎｇ，ＨＡＮＳｏｎｇ，ＣＨＥＮＤｅｊｉ，ｅｔａｌ．ＤＥＳＨ：ｏｖｅｒ

［Ｊ］．Ｒｅａｌｈｅａｄｒｅｄｕｃｔｉｏｎａｌｇｏｒｉｔｈｍｓｆｏｒｄｅｆｅｒｒａｂｌｅｓｃｈｅｄｕｌｉｎｇ

－ＴｉｍｅＳｙｓｔｅｍｓ，２０１０，４４（１－３）：１－２５．

［４］　ＷＡＮＧＰｅｎｇ，ＸＩＡＮＧＹａｎｇ，ＺＨＡＮＧＱｉ．Ａｓｅｒｖｉｃｅ－ｏｒｉｅｎｔｅｄ

ａｒｃｈｉｔｅｃｔｕｒｅｏｆｃｙｂｅｒ－ｐｈｙｓｉｃａｌｓｙｓｔｅｍａｎｄｓｔｕｄｙｏｎｔｗｏｋｅｙ

［Ｊ］．ＪｏｕｒｎａｌｏｆＤｏｎｇｈｕａＵｎｉｖｅｒｓｉｔｙ：ＥｎｇｌｉｓｈＥｄｉｔｉｏｎ，ｉｓｓｕｅｓ

２０１２，２９（４）：２９９－３０４．

［５］　ＨＡＮＳｏｎｇ，ＬＡＭＫ，ＷＡＮＧＪｉａｎｔａｏ，ｅｔａｌ．Ｏｎｃｏ－ｓｃｈｅｄｕ

ｌｉｎｇｏｆｕｐｄａｔｅａｎｄｃｏｎｔｒｏｌｔｒａｎｓａｃｔｉｏｎｓｉｎｒｅａｌ－ｔｉｍｅｓｅｎｓｉｎｇ

：ａｌｇｏｒｉｔｈｍｓ，ａｎａｌｙｓｉｓ，ａｎｄｐｅｒｆｏｒｍａｎｃｅａｎｄｃｏｎｔｒｏｌｓｙｓｔｅｍｓ

［Ｊ］．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＫｎｏｗｌｅｄｇｅ＆ＤａｔａＥｎｇｉｎｅｅｒｉｎｇ，

２０１３，２５（１０）：２３２５－２３４２．

［６］　ＸＩＡＮＧＪ．ＱｏＳｍａｎａｇｅｍｅｎｔｆｏｒｒｅａｌ－ｔｉｍｅａｎｄｍｏｂｉｌｅｄａｔａ

ｂａｓｅｓｙｓｔｅｍｓｂａｓｅｄｏｎｉｍｐｒｅｃｉｓｅｃｏｍｐｕｔａｔｉｏｎ：ＱｏＳｍａｎａｇｅ

－ｔｉｍｅａｎｄｍｏｂｉｌｅｄａｔａｂａｓｅｓｙｓｔｅｍｓｂａｓｅｄｏｎｍｅｎｔｆｏｒｒｅａｌ

ｉｍｐｒｅｃｉｓｅｃｏｍｐｕｔａｔｉｏｎ［Ｊ］．ＪｏｕｒｎａｌｏｆＣｏｍｐｕｔｅｒＡｐｐｌｉｃａ

ｔｉｏｎｓ，２００８，２８（７）：１７０９－１７１２．

［７］　白　天，范　波．实时更新与复制事务的周期与截止期分

派［Ｊ］．湖南理工学院学报：自然科学版，２０１６，２９（２）：２０－

２３．

［８］　ＨＵＡＮＧＷａｎｑｉ，ＤＡＩＷｅｎｂｉｎ，ＷＡＮＧＰｅｎｇ，ｅｔａｌ．Ｒｅａｌ－

ｔｉｍｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｕｐｐｏｒｔｆｏｒＩＥＣ６１４９９ｂａｓｅｄｉｎｄｕｓｔｒｉａｌ

ｃｙｂｅｒ－ｐｈｙｓｉｃａｌｓｙｓｔｅｍｓ［Ｃ］／／ＩＥＣＯＮ２０１７－４３ｒｄａｎｎｕａｌ

ｃｏｎｆｅｒｅｎｃｅｏｆｔｈｅＩＥＥＥｉｎｄｕｓｔｒｉａｌｅｌｅｃｔｒｏｎｉｃｓｓｏｃｉｅｔｙ．Ｂｅｉ

ｊｉｎｇ：ＩＥＥＥ，２０１７：６６８９－６６９４．

［９］　邢黎闻．孙优贤院士论工业信息物理融合系统［Ｊ］．信息化

建设，２０１８（１）：１０－１１．

［１０］ＫＵＯＳＹ，ＣＨＯＵＹＨ，ＣＨＥＮＣＹ．Ｑｕａｎｔｕｍ－ｉｎｓｐｉｒｅｄａｌｇｏ

ｒｉｔｈｍｆｏｒｃｙｂｅｒ－ｐｈｙｓｉｃａｌｖｉｓｕａｌｓｕｒｖｅｉｌｌａｎｃｅｄｅｐｌｏｙｍｅｎｔｓｙｓ

ｔｅｍｓ［Ｊ］．ＣｏｍｐｕｔｅｒＮｅｔｗｏｒｋｓ，２０１６，１１７：５－１８．

［１１］ＬＩＵＪｉａ，ＫＯＵＴｉａｎｙｏｕ，ＣＨＥＮＱｉａｎ，ｅｔａｌ．Ｏｎｗｉｒｅｌｅｓｓｎｅｔ

ｗｏｒｋｉｎｆｒａｓｔｒｕｃｔｕｒｅｏｐｔｉｍｉｓａｔｉｏｎｆｏｒｃｙｂｅｒ－ｐｈｙｓｉｃａｌｓｙｓｔｅｍｓ

ｉｎｆｕｔｕｒｅｓｍａｒｔｂｕｉｌｄｉｎｇｓ［Ｊ］．ＩｎｔｅｒｎａｔｉｏｎａｌＪｏｕｒｎａｌｏｆＳｅｎｓｏｒ

Ｎｅｔｗｏｒｋｓ，２０１５，１８（３／４）：１４８－１６０．

［１２］ＹＯＵＭ，ＬＩＵＱ，ＳＵＮＨ．Ｎｅｗｃｏｍｍｕｎｉｃａｔｉｏｎｓｔｒａｔｅｇｙｆｏｒ

ｓｐｅｃｔｒｕｍｓｈａｒｉｎｇｅｎａｂｌｅｄｓｍａｒｔｇｒｉｄｃｙｂｅｒ－ｐｈｙｓｉｃａｌｓｙｓｔｅｍ

［Ｊ］．ＩＥＴＣｙｂｅｒＰｈｙｓｉｃａｌＳｙｓｔｅｍｓＴｈｅｏｒｙ＆Ａｐｐｌｉｃａｔｉｏｎｓ，

２０１７，２（３）：１３６－１４２．

［１３］李仁发，谢　勇，李　蕊，等．信息－物理融合系统若干关键

Ｊ］．计算机研究与发展，２０１２，４９（６）：１１４９－问题综述［

１１６１．

［１４］ＷＡＮＧＳ，ＺＨＡＮＧＧ，ＳＨＥＮＢ，ｅｔａｌ．Ａｎｉｎｔｅｇｒａｔｅｄｓｃｈｅｍｅ

ｆｏｒｃｙｂｅｒ－ｐｈｙｓｉｃａｌｂｕｉｌｄｉｎｇｅｎｅｒｇｙｍａｎａｇｅｍｅｎｔｓｙｓｔｅｍ［Ｊ］．

，２０１１，１５：３６１６－３６２０．ＰｒｏｃｅｄｉａＥｎｇｉｎｅｅｒｉｎｇ

［１５］杨　帆，刘　彦，李仁发，等．一种基于数据驱动的ＣＰＳ建

模方法研究［Ｊ］．计算机学报，２０１６，３９（５）：９６１－９７２．

［１６］ＹＵＣＥＬＥＮＴ，ＨＡＤＤＡＤＷＭ，ＦＥＲＯＮＥＭ．Ａｄａｐｔｉｖｅｃｏｎ

ｔｒｏｌａｒｃｈｉｔｅｃｔｕｒｅｓｆｏｒｍｉｔｉｇａｔｉｎｇｓｅｎｓｏｒａｔｔａｃｋｓｉｎｃｙｂｅｒ－ｐｈｙｓ

ｉｃａｌｓｙｓｔｅｍｓ［Ｊ］．Ｃｙｂｅｒ－ＰｈｙｓｉｃａｌＳｙｓｔｅｍｓ，２０１６，２（１－４）：２４－

．５２

檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪

（上接第１１２页）

　　ｐｒｏｇｒａｍｍａｂｌｅｃｕｓｔｏｍｃｏｍｐｕｔｉｎｇｍａｃｈｉｎｅｓ．ＳａｌｔＬａｋｅＣｉｔｙ：

ＩＥＥＥ，２０１１：１１７－１２４．

［６］　王　鹏，刘万和，刘　锐，等．基于ＳｙｓｔｅｍＶｅｒｉｌｏｇ可重用测

试平台的实现［Ｊ］．电子技术应用，２０１５，４１（２）：６１－６４．

［７］　高　虎，郑　军，田曾昊．ＦＰＧＡ板级自动化仿真测试环境

框架设计［Ｊ］．微电子学与计算机，２０１７，３４（１２）：９４－９８．

［８］　徐　潮．多ＦＰＧＡ原型验证平台关键模块的设计与实现

［Ｄ］．长沙：国防科学技术大学，２０１５．

［９］　陈　锐，门永平，杨文强，等．基于ＵＶＭ的ＦＰＧＡ软硬件

联合仿真验证技术研究［Ｊ］．空间电子技术，２０１７，１４（１）：

３８－４２．

［１０］ＬＥＭＯＮＲ，ＣＯＵＬＴＥＲＢ，ＡＲＣＨＩＢＡＬＤＳ，ｅｔａｌ．Ｉｎｔｅｒｆａｃｅ

ｔｅｓｔａｄａｐｔｅｒｄｅｖｅｌｏｐｍｅｎｔ＆ｍａｉｎｔｅｎａｎｃｅｕｓｉｎｇａｃｏｎｔｉｎｕｉｔｙ／

ｉｎｓｕｌａｔｉｏｎａｕｔｏｍａｔｉｃｔｅｓｔｓｔａｔｉｏｎｉｎｌａｒｇｅｓｃａｌｅｔｅｓｔｓｙｓｔｅｍｓ

［Ｃ］／／ＩＥＥＥＡＵＴＯＴＥＳＴＣＯＮ．Ａｎａｈｅｉｍ，ＣＡ，ＵＳＡ：ＩＥＥＥ，

２００９：１０７－１１２．

［１１］何　庆．无线传感器网络节点ＳｏＣ的原型验证［Ｄ］．武汉：

华中科技大学，２０１５．

［１２］ＢＩＴＴＮＥＲＲ，ＲＵＦＥ．ＤｉｒｅｃｔＧＰＵ／ＦＰＧＡｃｏｍｍｕｎｉｃａｔｉｏｎｖｉａ

［Ｊ］．ＣｌｕｓｔｅｒＣｏｍｐｕｔｉｎｇ，２０１４，１７（２）：３３９－３４８．ＰＣＩｅｘｐｒｅｓｓ

［１３］ＪＵＳＴＩＮＪ，ＬＩＮＤＳＴＲＯＭＬ，ＪＡＩＮＡ．Ｕｓｉｎｇａｐｌｕｇ－ｉｎｍｏｄｅｌ

ｔｏｓｉｍｐｌｉｆｙａｎｄｅｎｈａｎｃｅＡＴＥｔｅｓｔｓｏｆｔｗａｒｅｃａｐａｂｉｌｉｔｉｅｓ［Ｃ］／／

ＩＥＥＥＡＵＴＯＴＥＳＴＣＯＮ．ＣＡ：ＩＥＥＥ，２０１２：１０５－１０７．

［１４］ＴＯＵＢＡＮＡ．Ｓｕｒｖｅｙｏｆｔｅｓｔｖｅｃｔｏｒｃｏｍｐｒｅｓｓｉｏｎｔｅｃｈｎｉｑｕｅｓ

［Ｊ］．ＩＥＥＥＤｅｓｉｇｎ＆ＴｅｓｔｏｆＣｏｍｐｕｔｅｒｓ，２００６，２３（４）：２９４－

３０３．

［１５］高　虎，封二强，赵　刚．基于Ｔｅｓｔｂｅｎｃｈ的ＦＰＧＡ实物自

动化测试环境设计［Ｊ］．电子技术应用，２０１８，４４（４）：４８－

５１．