基于Crossbar Switch结构的多层AMBA高速总线的设计及其应用

第

30

卷　第

5

期

2007

年

10

月

电子器件

ChineseJournalOfElectronDevices

Vol.

30　

No.

5

Oct.

2007

DesignandApplicationofMulti

2

LayerAMBAHigh

2

Speed

BusBasedontheCrossbarSwitchArchitecture

3

LILu,TANGYue

2

ke,CHENJie

(InstituteofMicroelectronics,ChineseAcademyofSciences,Beijing100029,China)

Abstract:InordertosolvethebottleneckofSoClimitedbusbandwidth,thispaperpresentsaninterconnectinfra2

structurequickarchi2

tecturehasbeendesignedwithSynopsystoolsusing0.18

μ

mCMOSlibrarytechnologyandverifiedunderthesys2

temenvironmentbuiltbytheElectronicSystemLevel(ESL)signhasbeenusedontheSoC

platformofCorestar3400DSP,bywhichitcanremarkablyimprovethewholefrequencyandtransferbandwidthof

poseddesignprovidesthemore

flexiblebusarchitectureinthehighperformanceSoCdesign.

Keywords:multi2layerAMBAbus;crossbarswitch;transferbandwidth;SoCplatformdesign

EEACC:1180;6210L

基于

CrossbarSwitch

结构的多层

AMBA

高速

总线的设计及其应用

李　璐

,

汤跃科

,

陈　杰

(

中国科学院微电子研究所

,

北京

100029)

3

摘　要:

为了解决片上系统总线有限带宽的瓶颈

,

提出了一种快速的将标准

AMBA

总线升级为交叉开关式

(CrossbarSwitch)

的多

层

AMBA

总线的互联架构

,

该总线架构已经使用

Synosys

工具

0.18

μ

mCMOS

技术工艺进行设计

,

并且采用电子系统级

(ESL)

测试

方法搭建系统环境对总线进行验证

.

此总线架构已经成功应用于

Corestar3400DSP

的

SoC

平台设计

,

极大地提高了

AMBA

总线的频

率和传输带宽

,

部分解决了片上总线的资源共享问题

,

为高性能片上系统设计提供了更加灵活的总线架构

.

关键词:

多层

AMBA

总线

;

交叉开关

;

传输带宽

;SoC

平台设计

中图分类号:TN919　　文献标识码:A　　文章编号:100529490(204

　　高性能SoC芯片设计平台的关键技术是如何

连接片上的模块使其更有效,更高速地传输大量的

数据,SoC设计通过划分子系统而进行优化,例如,

将SoC硬件设计划分为DSP,处理器,存储器和输

入输出设备,而如何将这些模块更有效地互连在一

起是芯片设计的重要问题.ARM公司的AMBA总

线成为SoC互连的高性能数据通信的机制.在非常

高性能的设计中,基于标准AHB_LITE协议的多

层AMBA总线通过复杂的互连架构,使在一个系

统中多个AHBmaster能够同时与多个AMBA

slave平行地通信,解决单层AMBA总线的带宽瓶

颈,使其成为更为灵活的系统总线架构.图1是基于

Corestar3400DSP中SC1400DSPCore和DMA控

制器等模块的SoC平台设计的结构图.

从图1中可以看出,SC1400ExtendCore通过

Extendcoreinterface和DMA需要同时访问总线

上的Slave,在SC1400Core进行复杂计算的同时,

DMA控制器不能读取数据进行处理而停滞很长的

时钟周期,使整个DSP的性能受到严重的限制.为

了解决该问题,多层总线互联架构通过优化总线优

收稿日期

:2006

2

10

2

09

基金项目

:

国家自然科学基金项目资助

(

60425413

)

作者简介

:

李　璐

(1981

2

),

女

,

硕士生

,

研究方向为超大规模集成电路设计

,ivy_lilu@.

第5期李　璐,汤跃科等:基于CrossbarSwitch结构的多层AMBA高速总线的设计及其应用1895

图

1

　基于

Corestar3400DSP

的

SoC

平台设计结构图

先级切换算法,增加片内地址和控制信号的缓存,改

进总线结构等方法使多个Master能够无延时地,并

行地在系统级间进行传输.

1

　多层

AMBA

总线架构的设计和实现

在基于单层的

AMBA

总线的设计架构中

,

Master和Slave的数据传输是通过仲裁器而使

MASTER获得总线的所有权,再通过总线互连结

构中的多选器Multiplex进行地址,数据和控制信

息的选择,而未获得总线所有权的MASTER此刻

必须等待,直到重新申请获得总线的所有权才能进

行数据的传输.

1.1　多层AMBA总线互联架构

多层AMBA总线通过复杂的互联模型,使多

个master和slave能够进行数据的交互,极大地提

高了可利用的总线的带宽.并且对于多层总线来说

可以复用单层AMBA总线的多选器,译码器,以及

AHBMaster和Slave模型.

图2是基于AMBA_LITE协议的多层AHB

总线的互联结构,该结构内部允许支持多个master

和多个Slave,每层AMBA总线具体有两大部分组

成,MasterPort和SlavePort.如图3所示.

如图3所示,多层总线的MasterPort用于与

AHBMasters的接口,而SlavePort用于与AHB

Slaves的接口.在MasterPort里面包含译码器

(

de2

coder

)

,SlavetoMaster的数据多选器

(

S2M

Mux

)

.在SlavePort里面包含整个总线核心部分的

仲裁器

(

Arbiter

)

,MastertoSlave的数据和地址控

制器多选器

(

M2SMux

)

以及片选信号的逻辑部分.

1.2　总线内部部件的具体设计

以第一层总线为例,结合多层AMBA总线的

协议,具体介绍总线内部各个组成部件,其余各层的

构成与第一层相同

第一层MasterPort的组成部件

(

1

)

MasterPort的译码器

(

Decoder

)(

图4

)

该系统译码器用来对获得总线所有权的Mas2

ter发出的地址总线进行译码,产生对各个slave的

图

2

　多层

AMBA

总线互联架构示意图

图

3

　多层

AMBA

总线的基本构成部件

片选信号,表示对各个slave读写操作的请求.每一

个master通过基址映射可以任意访问总线上面的

任何一个slave,对于超出基址映射范围的访问通过

选择一个defaultslave,defaultslave有两种响应

okay和error,对于IDLE和BUSY的传输,等待o2

kay响应,对于NONSEQUENTIAL和SEQUEN2

TIAL传输做出error的响应.

图

4

Decoder

译码器

(2)MasterPort的S2M的多选器

该slavetomaster的多选器用来把Slave读出

1896电　子　器　件第30卷

的数据,响应信号与Master连接在一起,接受译码

器的输出信号HSEL.此模块以Slave的读数据和

响应输出信号作为其输入,片选后的信号

(HREADY,HRESP,HRDATA)作为Master的

输出信号.如图5所示.

图

5

SlavetoMaster

多选器

第一层SlavePort组成部件

(

1

)

SlavePort的Arbiter

当总线上master请求占有总线时,仲裁器根据

具体的总线优先级算法确定最高优先级并发出相应

HGRANT信号.与单层AMBA总线不同,译码器

产生的片选信号需要与master的总线请求信号

HBUSREQ经过一定的逻辑再进入仲裁器.同时该

片选信号也与总线批准信号HGRANT确定被授予

总线权的Master.如图6所示.

图

6

　仲裁器

(Arbiter)

组成部件

仲裁器采用的优先级算法有两种:固定优先级

(fixedpriority)和循环优先级(Round2Robinpriori2

ty

)

算法.在固定优先级算法中,master

0

的优先级

最高,master

7

的优先级最低.当多个master申请占

有总线时,仲裁器首先批准优先级高的Master获得

总线所有权.在循环优先级算法中,master

0

到mas2

ter

7

的优先级是循环的,每一个master的优先级是

基于master的序号,例如,如果最后访问slave是

master

1

,当master

0

,master

2

,master

3

同时发出请

求时,它们被响应的顺序是master

2

,master

3

,mas2

ter

0

本设计中通过寄存器

(

cfg_bus

)

的配置可以选

择采用Fix2priority还是Round2RobinPriority算

法,cfg_addr

(

6bit

)

选择基地址的范围决定配置哪

层总线的arbiter,偏移量和cfg_wdata/rdata

(

8bit

)

确定具体master

0

～master

7

的优先级.

表

1

cfg_addr

地址划分

AddressrangeArbiterPort

6

’

b000_000

∃

6

’

b000_111Arbiter#0

6

’

b001_000

∃

6

’

b001_111Arbiter#1

6

’

b010_000

∃

6

’

b010_111Arbiter#2

6

’

b011_000

∃

6

’

b011_111Arbiter#3

6

’

b100_000

∃

6

’

b100_111Arbiter#4

6

’

b101_000

∃

6

’

b101_111Arbiter#5

6

’

b110_000

∃

6

’

b110_111Arbiter#6

6

’

b111_000

∃

6

’

b111_111Arbiter#7

表

2

Offsetaddressmapofregister

OffsetaddressRegisters

3

’

b000MASTER0_1_PRIORITY

3

’

b001MASTER2_3_PRIORITY

3

’

b010MASTER4_5_PRIORITY

3

’

b011MASTER6_7_PRIORITY

3

’

b100Reserved

3

’

b101Reserved

3

’

b110Reserved

3

’

b111ARBITRATION_CTRL

表

3

cfg_wdata/rdataregister

76543210

ReservedM

n

PRIORITYReservedM

n-1

PRIORITY

注

:

表中

n=

(

1,3,5,7

)

,cfg_wdata/rdata

的

defaultvalue=

8

’

h00;

表

4

Round

2

Robin

仲裁器的配置

(defaultvalue=8

’

h00)

76543210

ROUND_ROBINReserved

　　(2)SlavePort的MastertoSlave多选器

该master到slave的多选器用来连接总线上所有

的master,使用HMASTER信号选择哪个master控

制总线,该模块有地址,控制和数据作为其输入,片选

后的这些信号作为其输出,仲裁器的输出HMASTER

控制地址和数据的转换,对HMSATER进行寄存后再

进行写数据的转换.如图7所示.

图

7

MastertoSlave

多选器

2

　仿真结果和系统级验证

本设计中所有的模块,包括仲裁器,多选器,译

码器等部分均采用Verilog语言进行RTL设计,并

结合VerilogTestbench使用SynopsysVCS工具

第5期李　璐,汤跃科等:基于CrossbarSwitch结构的多层AMBA高速总线的设计及其应用1897

进行功能仿真.如图8所示

(

以8层总线为例

)

,在

Round2Robin配置下8个Master同时发出总线请

求信号,收到总线批准信号后可以循环地对其中任

意1个slave进行数据传输.

图

8

Round

2

Robin

配置下的

8

层

AMBA

总线仿真波形

2.1　仿真结果

如图7所示为工作在333MHz频率,Round2

Robin配置下8层AMBA总线的仿真波形.

2.2　系统级验证平台的搭建

完成功能仿真后,我们选择系统级验证的方法用

系统级验证语言SystemC搭建抽象事务处理级模型

(

TLM

)

,实现软,硬件联合仿真.使用时钟精确模型

(Cycle2accuratemodule)对测试环境中Master(主设

备

)

和Slave

(

从设备

)

建模,用时钟上升沿触发的

CThread进程对象模拟Master和Slave行为.将第一

层AMBA总线挂上,In2

structionFetchUnit分别作为第二,三层的Master,

将DMA控制器移至第八层,片外存储SDRAM,

SRAM,FLASH作为slave,将这些模块的事务处理

抽象为整个数据对象的读取/写入或发送/接受的操

作.测试结果发现,第一层的Master,例如Extend

Core和第四层的DMA控制器可以同时访问外部

Slave,减少了Core等待的时间,能够有效较早的进行

软件开发和调试,并且由于不对每一个具体硬件信号

功能进行建模,平台仿真速度比RTL仿真快.

总线的情况下,多层AMBA总线占有更大的面积,

面积为25000多门单元,单层AMB总线的面积为

1738门单元.

(

3

)

从单,双层总线带宽来看,多层总线由于采

用更加灵活的互联架构AMBA_LITE协议,比标准

的AMBA2.0协议简单,逻辑深度浅,理论上的传

输带宽比单层提高8倍,所以整体的可用总线带宽

更大,提高了总线利用率和系统频率,解决了系统资

源共享的延时

(

Latency

)

问题.

4

　结论

在本文中,我们成功地设计实现了基于多层

AMBA互联架构的SoC芯片设计平台,并且成功地

搭建基于SystemC系统级测试环境对设计进行更

高抽象层次的验证.而且在本设计中可以复用单层

AMBA总线的基本构建模块.多层AMBA总线在

增大面积,增加连线复杂度为代价的条件下解决单

层AMBA总线的线带宽瓶颈,提高了总线带宽的

利用率,为搭建高性能SoC芯片设计平台提供了更

加灵活的,更高性能的系统总线架构.

参考文献:

[1]

MichaelKeatingandPierreBricaud,ReuseMethodologyManualFor

System

2

on

2

ChipDesignsThirdEdition[M]:217

2

238,2002.

[2]

AlexanderLandry,MohamedNekiliandYvonSavaria,ANo

2

vel2GHZMulti

2

LayerAMBAHigh

2

SpeedBusInterconnect

MatrixforSoCPlatforms[C]//CircuitandSystem,2005,

ISCAS2005,IEEEInternationalSymposiumon.

3

　综合结果和两种总线的比较

(

1

)

本设计在完成功能验证以后

,

应用

Synop

2

sys的DesignCompiler工具进行综合,多层AMBA

总线工作在1.8V的工作环境下能够达到333

MHz的时钟频率.

(

2

)

从综合的面积看,应用SMIC0.18

μ

m

CMOS工艺标准单元库进行综合,在不包括APB

(

下转第1901页

)

第5期肖婷婷,阎跃鹏等:W2CDMA手机用功率放大器的ACPR不对称性研究1901

出ACPR的测试图.从图中可以看出,ACPR两边的值

分别为-52.44dBc和-48.38dBc,差值为4.06dB.在

改变去耦电容的数量、大小并调节其在微带线上的位

置后,ACPR的不对称性得到了明显的改善:如图10所

示,ACPR两边的值分别为-51.33dBc和-51.67

dBc,差值仅为0.34dB.对比图9和图10可知,调节前

后ACPR不对称性改善了3.72dB,同时注意到该一级

功放的ACPR从-48.38dBc降低到-51.33dBc

(

ACPR由左右两边较高值决定

)

,减小了2.95dB,从而

提高了该功放的线性度.由此证明了低通滤波器的带

宽和阶数直接决定了ACPR两边的不对称性,调节该

低通滤波器的带宽和阶数可以很好地改善ACPR的不

对称性,同时减小ACPR,进而提高功放的线性度.

图

9

　没有调节去耦电容情况下的

ACPR

测试图

,

V

bb

=2.85V,V

ref

=3.2V,V

cc

=3.2V,

中心频率

f

0

=1.95GHz,

输出功率

P

out

=16.7dBm

图

10

　调节去耦电容数量、大小和位置后的

ACPR

测试图

,

V

bb

=2.85V,V

ref

=3.2V,V

cc

=3.2V,

中心频率

f

0

=1.95GHz,

输出功率

P

out

=16.7dBm

(

上接第1897页

)

[3]

JeanPepgaBissou,MathieuDubois,YvonSavariaandGuy

Bois,High

2

SpeedSystemBusforASoCNetworkProcessing

Platform[C]//IEEEInternationalConferenceonMicroelec

2

tronics,Dec,2003.

[4]

BillCordon,AnEfficientBusArchitectureforSystem

2

On

2

ChipDesign[C]//IEEE1999CustomintegratedCircuitCon

2

ference,1999.

[5]

CaldariM,contiM,CoppolaM,CurabaS,PieralisiL,tur

2

chettiC,Transaction

2

LevelModelsforAMBABusArchitec

2

4

　结论

本文提出了一种新的影响W2CDMA手机用功

率放大器ACPR不对称性的机制———等效低通滤

波器模型.由于该低通滤波器对偶次交调产生的低

频因素存在滤波作用,导致低频因素与输入信号再

次发生二阶交调后产生不对称的三阶交调分量,进

而使ACPR两边产生不对称性.但是这种数学模型

跟实际的物理机制还没有深入地结合起来,包括芯

片内部功放管本身的非线性模型,这也是下一步需

要继续研究的工作.本文利用ADS软件仿真了该低

通滤波器的带宽和阶数对ACPR两边不对称性的

影响,并且通过实际功放测试验证了仿真结果的正

确性.测试结果显示,改变低通滤波器的带宽和阶

数,能够将ACPR两边的不对称性改善3.72dB,同

时ACPR减小2.95dB,从而提高了功放的线性度.

参考文献:

[1]

　电信研究院移动通信研究部

,

全球

3G

纵览

[J].

电信世界

,

2006

(

2

)

:67

2

68.

[2]

CrippsSteveC,RFPowerAmplifiersforWirelessCommuni

2

cations[M].ArtechHouse,1999,219

2

282.

[3]

ChenWei

2

Chien,TsaiJeng

2

Han,ChenShih

2

Yu,Huang

Tian

2

dIM3RCorrelationofBroadbandSignals

inMicrowaveandMillimeterWaveFrequencies[C]//IEEEIn

2

ternationalWorkshoponRadio

2

FrequencyIntegrationTech

2

nology,Dec02,2005,30:150

2

152.

[4]

mizutaS,SuzukiY,NarahashiS,YamaoY,ANewAdjust

2

mentMethodfortheFrequency

2

DependentIMDCompensator

oftheDigitalPredistortionLinearizer[C]//RadioandWireless

Symposium,2006,255

2

258.

[5]

　李井龙

;

阎跃鹏

.W

2

CDMA

手机用功放的临道泄漏的低频因

素分析

[J].

电子器件

,2006,29:476

2

479.

[6]

CrippsSteveC,AdvancedTechniquesinRFPowerAmplifier

Design[M].ArtechHouse,2002,1stEdition,73

2

110.

[7]

deCarvalhoNunoBorges,Jos

é

CarlosPedro,AComprehen

2

siveExplanationofDistortionSidebandAsymmetries[J].

IEEETransactionsonMicrowaveTheoryandTechniques,

2002,50:2090

2

2101.

[8]

　阎跃鹏

,

于进勇

,

刘新宇

,

武锦

,

梁晓新

,

肖婷婷

,

刘永刚

.W

2

CD

2

MAPA

芯片的研制

[C]//2005

全国微波毫米波会议

,

第二卷

,

550

2

553.

tureUsingSystemC2.0[C]//IEEE,AutomationandTestin

EuropeConferenceandExhibition,2003.

[6]

ARM,TechnicalSpecification:AHB_LITESpecification[S].

[7]

ARM,WhitePaper:Multi

2

layerAHBoverview.

[8]

vanni

2

Vincentilli,,Platform

2

basedDesign

[C]//IEEEDesignandTestComputer,2001:23

2

33.

[9]

　彭炜丰

,

潘江涛

,

刘新宁

.

双层

AMBA

总线设计及其在

SoC

芯片设计中的应用

[M].

东南大学国家

ASIC

工程中心

.