admin 管理员组文章数量: 1184232
2024年3月25日发(作者：cfile)
第一节 半导体测试用语
■ DUT：
DUT是Device Under Test的缩写，中文直称为待测物。有时，也称待测单元UUT(Unit
Under Test)。
■ IC接脚(Pin)：
IC设计者，会利用接脚传递讯号，这些接脚英文称为Pin。集成电路里，有各种不同
用途及功能的接脚。
例如讯号脚，它包括输入脚(Input Pin)、输出脚(Output Pin)、三态脚(Tri-State Pin)、
双向脚(Bi-direction Pin)等。
电力脚，包括电源供应脚(Power Pin)及接地脚(Ground Pin)，此两种接脚，不属于讯
号脚。
讯号脚与电力脚，主要的不同在结构上的差异。此差异，一般会在半导体设计书籍中，
详加介绍。如下分类逐一说明：
◇ 输入脚(Input Pins)：
输入脚，可以想象它是介于外部讯号和内部逻辑电路的一种缓冲装置。
"输入(Input)"一词，意味着将某一电压值，供应到输入接脚上，并且传递一个逻辑讯
号0或1，到Device内的逻辑电路。
◇ 输出脚(Output Pins)：
如同输入脚一样，可以把它当成外部环境与Device内部逻辑电路的缓冲器。
输出脚，必须提供正确的电压，由此电压来判定是逻辑1或逻辑0。同时，也必须提
供 IOL/IOH 的电流量。
IOL(Output Current in Low)是输出脚在代表逻辑值0时，所容许的最大电流值。
IOH(Output Current in High)是输出脚在代表逻辑值1时，所容许的最小电流值。
后面的章节，会有专章详细说明，这些测试用语。如VIH、VIL、VOH、VOL等等。
◇ 三态输出脚(Three-State Output Pins)：
此种输出脚，除了具备一般输出脚的功能之外，还具备开关的能力。所谓开关的能力，
是可以让三态脚，处于高阻抗的状态(High Impedance State)。
而高阻抗状态，就是其输出电压小于VOH，且大于VOL的值。英文还有另一种称乎，
叫做Tri-State。
◇ 双向脚(Bi-Directional Pin)：
双向脚，可以具备一般输出脚及输入脚的功能之外。如三态输出脚一样，具备开关的
能力。
■ 电力脚(Power Pin):
电力脚，包括电源供应脚(Power Pin)及接地脚(Ground Pin)。CMOS电路的电源供
应脚，称为VDD。
TTL电路的电源供应脚，称为VCC。
TTL电路中称 VSS为接地脚。
讯号脚与电力脚的不同，主要在于结构上的差异。
◇ VCC脚:
TTL电路的电压源供应脚。
◇ VDD脚:
CMOS电路的电源供应脚。
◇ VSS脚:
此种电力脚，会使电路形成一种回路的接脚。VSS在TTL电路及CMOS电路皆有使
用。
◇ 接地脚(Ground):
接地脚的主要目的，是连接讯号脚与测试系统的参考点(或VSS脚)形成回路，或者让
其它电子回路接点，与测试系统的参考点(或VSS脚)形成回路。
如果一个Device，只有一支电源供应脚的时候，VSS脚通常被称乎为 " Ground "。
第二节 半导体测试
半导体测试的主要目的，是利用测试机执行被要求的测试工作。并保证其所量测的参
数值，是符合设计时的规格。
而这些规格参数值，一般会详细记录于的规格表内。待测物的规格表，英文称为Device
Specifications。
一般测试程序会依测试项目，区分成几种不同的量测参数。例如直流测试(DC Test)、
功能测试(Function Test)、交流测试(AC Test)。
直流测试，是验证Device的电压与电流值。
功能测试，是验证其逻辑功能，是否正确的运作。
交流测试，是验证是否在正确的时间点上，运作应有的功能。
测试程序，是用来控制测试系统的硬件。并且对每一次的测试结果，作出正确(Pass)或
失效(Fail)的判断。
如果测试结果，符合其设计的参数值，则Pass。相反地，不符合设计时，则为Fail。
测试程序，也可以依测试结果及待测物的特性，加以分类。这个行为，英文称为
「Binning」。有时也称为 「Sorting」。
例如：一颗微处理器，在200MHz的频率之下运作正常，可以被分类为A级「BIN 1」。
另一颗处理器，可能无法在200MHz的频率下运作，但可以在100MHz的频率下运
作正常，它并不会因此被丢弃。可以将它分类为 B 级「BIN 2」。并且将它卖给不同需求的
客户。
测试程序，除了能控制本身的硬件之外，也必须能够控制其它的硬设备。
例如：分类机(Handler)、针测机(Prober)等。此设备具有机械手臂或类似机构，可以
拿起及放下待测物(此待测物一般是已封装好的集成电路)。
其拿起的位置及摆放的位置，可以藉由程序来控制。
针测机(Prober)，也可以称呼它为晶圆针测机，Probe英文字意为探针，探测的意思。
但Wafer Prober设备，并不具备探测的能力。它只是将晶圆片，加载机台内，并将晶
圆片与测试头的测试探针，做正确的接触，以便执行测试的工作。
测试程序，必须能够收集测试结果。并将结果，以统计的方式或其它方法，形成测试
报告。让产品工程人员能够依此报告，改善制程良率。
然而，对半导体测试而言。什么是正确的测试方法呢? 时常有人提到，这个问题。 很
不幸地，正确的测试方法，并没有唯一的定义。
而且，也没有最佳的标准答案。对某一种状况的满足，并不足以满足其他的状况。有
许多因素，会影响测试程序的开发。
以下，我们将举出几种因素及目的，分别加以探讨。开发测试程序之前，首先要了解
测试的目的? 测试的时机? 测试的需求等等。这样才会开发出最适合的测试程序。以下逐
一说明。
■ Wafer Test：
所谓的Wafer Test。是说Device还排列在晶圆片上，尚未切割前，所进行的测试过
程。
Wafer Test是半导体制作过程中，将Device区分为好品或坏品的第一次测试。
因此，被称为Wafer Sort或Die Sort。有时，也简称为 CP Test。英文的Die，代表
单一颗粒的用词，与实际原字意不相同。Wafer英文原字意为薄饼，用来代表晶圆片。
■ Package Test：
Wafer被切割成一颗颗的裸晶Dice(复数)，并且将每一颗裸晶Die(单)封装成Package
形式。
封装好的Device成品。经过 Package Test测试过程，以确保封装的过程是否正确。
并且保证Device，仍然符合设计上的要求。Package Test，有时候也称为Final Test(简称
FT Test)。
■ Quality Assurance Test：
质量确认测试。以单颗Device为测试对象，确保 Package Test可以正确执行。
■ Device Characterization：
Device 特性验证。是针对单一Device而言，测试其参数的极限值。此种测试目的，
称为特性验证测试。
■ Pre/Post Burn-In：
Burn-In前与Burn-In后的测试，主要用来确认Burn-In程序不会引起某些参数的偏
移。Burn-In这个程序，可以除掉初期(前期) 失败的颗粒。
所谓初期失败的颗粒，是这些颗粒制造时，有一些暇庛，导致使用时，很快就坏掉而
无法使用。
■ Military Testing：
军规测试，属于比较严格的效能测试。一般会横跨高温与低温的测试。一般概念中，
军规测试的条件，会比较严谨。
■ Incoming Inspection：
进货检验。一般IC使用者，会在采购进货时，所作的检验测试。确保使用前是良品。
■ Assembly Verification：
组装验证。所谓的组装验证，就是将IC，利用SMT设备或手工方式，焊接到PCB板
上之后，所进行的功能验证程序。
■ Failure Analysis：
失效分析(Failure Analysis)的主要目的，是探讨失效造成的原因。以便提出改善方法，
增加其信赖度。
失效分析的过程当中，通常会藉助测试系统与程序，在某些特殊条件与状况下，来执
行测试的程序。
版权声明：本文标题：半导体测试用语 内容由网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://www.roclinux.cn/p/1711379329a591218.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。
发表评论