ADSPCB板图仿真学习笔记(过孔设定差分仿真差分眼图仿真等)

ADS PCB 板图仿真学习笔记

方法一

：

1. 打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。

1.1 File----->Change Editor，在弹出窗口选择Allegro PCB DesignXL(Legacy),选中

Analog/RF,点击确定。

1.2 Setup----->Cross-section 设置叠层厚度，介电常数等信息。

1.3

1.3.1 RF-PCB----->IFF Interface----->Export，在弹出窗口选择Export Selection，然

后点击PCB上需要导出仿真的线段等，点击OK.(也可以选择Export All等

其它选项，根据需要选择)。

1.3.2 在弹出窗口：RF IFF Export，选择文件存放的路径，然后点击layer map。

1.3.3 在出现的窗口选择转换到ADS对应的层（我习惯4层板依次放在PC1~PC4），

点击OK。

1.3.4 回到RF IFF Export窗口，点击OK，生成文件。在产生的报告中，Types of vias

exported 后给出了过孔输出对应的层。

2 打开ADS 2009

2.1 新建一个PCB(可在Option----->Preferences 弹出窗口中选择layout units 设定

layout 单位，也可以在layout 界面单机右键，选择Preferences。另单击右键选择

Grid Spaction 可设置栅格大小；选择Measure可用来测量长度 )

2.2 File----->Export 在弹出的Export窗口中，File Type选择IFF;Destination file选择

刚才生成的文件（备注：文件夹命名不能有空格等非法字符）。

2.3 Momentum----->Substrate----->open 选择刚才生成的文件，载入叠层设

置。

Momentum----->Substrate----->Create/Modify 可进行叠层等相关设置。举例说明

2.3.1 PC1为要仿真的线段所在层，PC2是PC1的参考地层，PC3，PC4不需要，

则在Create/Modify substrate设定中选择substrate layers 页，将其中的

SUBSTR2，SUBSTR3，最下面FreeSpace1 CUT掉；在Create/Modify

substrate 窗口的layout layers页中可见PC2~4都不见了。

2.3.2 因为PC2是PC1的参考地平面，所以我CUT掉，直接在Create/Modify

substrate 窗口的substrate layers 页点击SUBSTR1，然后在右边Boundary中

选择closed，点击Create/Modify substrate 窗口的layout layers页，可见介质

SUBSTR1上面是PC1，下面是地了。

2.3.3 当然，如果PC2导入了铺铜地层和过孔，也可以保留，用过孔将PC2和

SUBSTR2下的地连接(我没有使用这种方法，仿真量变大，速度慢，好像准

确也提不高)

2.3.4 备注：

2.3.4.1 Create/Modify substrate设定中选择substrate layers 页，介质SUBSTR1

右边Thickness厚度设定要正确；；；；permittivity （Er）选Re ，Loss

Tangent， Real=4.5 Loss Tangent=0.035；；；；Pereability选Re ，Loss

Tangent， Real=1 Loss Tangent=0。

2.3.4.2 Create/Modify substrate设定中选择substrate layers 页，最上面空气层

FreaSpace permittivity （Er）选Re ，Loss Tangent， Real=1 Loss

2.4

Tangent=0；；；；Pereability选Re ，Loss Tangent， Real=1 Loss

Tangent=0。

2.3.4.3 Create/Modify substrate设定中选择layout layers 页，选择PC1(走线层)：

2.3.4.3.1 右边Name可选择其它相应层点strip添加次层走线。（当然，可

以删除掉PC1，用这方法添加其它层为走线层）；

2.3.4.3.2 Model 选择Sheet （No Expansion），仿真时就认为铜箔没厚度

了（用这个，少出点搞不懂的错误）；；；；Thick （Expansion up）

铜箔在介质上面，有厚度了；；；；Thick （Expansion Down）铜

箔镶嵌在介质里面。

2.3.4.3.3 Material 选Conductor （Sigama），Real 填写5.959E+007（参考

电导，可问厂商具体数值），Imag填写0.

2.3.4.4 VIA 设定

2.3.4.4.1 Create/Modify substrate设定中选择layout layers 页，点击介质

层，比如PC1下面的介质SUBSTR1。在右面name选择本介质

层需要对应的过孔层（到时候在layout界面，这层画的东西，

就会对应在介质层用指定电导率的材料填充，比如铜，就成为

过孔了。可以自己加，也可以用hole或bond层），点击左下角

VIA,添加过孔。

2.3.4.4.2 Model 选2D Distributed。

2.3.4.4.3 Material 选Conductor （Sigama），Real 填写5.959E+007（参考

电导，可问厂商具体数值），Imag填写0。介质层用这个指定的

电导率的材料填充，铜。

2.3.4.5 设定完成，回到layout界面，选择上面的菜单EMDS----->3D EM

Preview，可以查看叠层的3D视图。

仿真设定

2.4.1 选择要仿真的对应层，放上必要的测试端口（先选层，再点击添

加端口），一定要选对层。

2.4.2 选择Momentum----->ports----->Editor后，点击先前放置的端口，可对其进行

编辑：如要设定为差分信号端口，同一端的一对端口必须严格对齐，否则设

定不会成功（这点很讨厌）。然后在编辑窗口设置：Port Type为Differential

Mode；；；；Polarity为Normal（另一个选Reversed，例如差分端口1选Normal，

差分端口2就选Reversed）；；；；在设置差分端口2时，Associate with port

number 中填写对应的差分端口号（比如port1,2是一对，就填写1）。我一般

不设定成差分端口，因为PCB仿真完成，可放到原理图中，那是可以看差

分参数。

2.4.3 Momentum下，第一个选项如果是Enable RF Mode，仿真耗时长，当仿真完

成后，可以通过Momentum----->Post-Processing----->Radiation Pattern看3D

的磁场图。如果Momentum第一个选项是Disable RF Mode，仿真耗时短点，

只能通过Momentum-----> Post-Processing----->Visualization..看3D的电流图

等。

2.4.4 点击Momentum----->Simulation----->S-parameters进行仿真设定：例如Sweep

Type选linear，start 0 GHz，stop 1 GHz，Frequency Step 0.1 GHz，点击Update，

然后点击Simulate。

3

2.4.5 备注：仿真中出现过的问题：提示 Cell size small with respect to pattern。原

因为Create/Modify substrate设定中选择layout layers 页，Model选成了Thick

（Expansion up），后改成了Sheet （No Expansion）解决了，具体原因没搞

懂。

2.4.6 如果仿真完后，想通过Momentum-----> Post-Processing----->Visualization..去

看3D电流图，仿真前需要先设置一下端口：

2.4.6.1 方法一:需要仿真的线上放置端口，设定为普通的single Mode，但将参

考地层铺铜画出，通过过孔使铺铜层和地连接。线上端口旁边放置几

个线层到铺铜层的过孔。

2.4.6.2 方法二：线上端口设置为Port Type：Internal。就进铺铜层放置端口，

设定Port Type：Ground Reference；；；；Associate with port number设置

为就进测试端口的端口号。这种方法，Create/Modify substrate设定中

Substrate layers不用设置closed地层了。

2.5 点击Momentum----->Component----->Create/update，弹出Create layout component

窗口，点击OK,就可以生成原理图器件，去原理图仿真了。

进入原理图仿真

3.1 差分仿真

3.1.1 在Display Component library list 中，放出前面生成的差分线段（用普通端口

进行的PCB仿真，放出的差分模型就有4个端口）。

3.1.2 放出差分仿真器sp_Diff（在Display Component library list 中搜索或直接从

Simulation-Instrument中拉出），设置差分阻抗，仿真。

3.2 差分眼图仿真

3.2.1 方法一：

3.2.1.1 点击DesignGuide----->Signal/Interrity Applications。在弹出窗口选择

Linear Differential TDT，放置3LineTester，设置Bitseq0~2，写入伪随

机数。进行一些其它必要设置。

3.2.1.2 放置差分线，连接，仿真。

3.2.1.3 数据窗口。加入Eqn eye0=eye（Diff0,2GHz(这个填写实际频率),2）,

可以看眼图了。

3.2.1.4 数据窗口点Tools----->FrontPanel----->Eye，在弹出窗口：Select Dataset

选择工程，Select Trace选择通道，可以看见眼图各种指标。

3.2.2 方法二：

3.2.2.1 从Sources-Time Domain中放置出VtPRBS，右端端口接差分线。

3.2.2.2 在Simulation-Transient/Channelsim或Probe Component中放出两个

EyeDiff_Probe，接在差分线两边。属性Data rate设置为data_rate bps(此

为变量)。

3.2.2.3 Simulation-Transient中放出Trans，属性Stop time=bits*bittime sec；；；；

Start time=0；；；；Max timestep=bittime/samplesperbit sec

3.2.2.4 放置Var。设置变量bits=200；；；；data_rate=10e9；；；；bittime=1/

data_rate；；；；samplesperbit=20.

3.2.2.5 仿真看眼图。

其它两种PCB仿真方法：

1 方法一

1.1

1.2

2

打开打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。

选择shape----->Global Dynamic Params。在弹出窗口选Void controls页，Artwork

fomat选择Gerber RS274X.

1.3 选择Manufactura----->Artwork，在弹出窗口选General Parameters页，选中Gerber

RS274X，然后生成Gerber。

1.4 打开ADS2009 layout，选择File----->Import，在弹出窗口选择ADS 2006A Gerber

Viewer，点击OK。在出现的对话框选择对应的Gerber文件（可以多选），点击

OK。出现新的对话框，点击layer查看，点击Tools----->Gerber Union。在出现的

界面中设定输出EGS文件的文件名，路径，点击OK，完成转换。

1.5 回到layout界面，点击File----->Import，在弹出的窗口中，选择EGS Archive

Format，选择刚才生成的EGS文件导入。

1.6 后面开始设置叠层等方法同前。

方法二

2.1 打开打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。

2.2 Allegro 菜单中应该有Export To ADS，如果没有此选单，可能有两个原因，解决

如下：

2.2.1 没有安装，选择File----->Script安装，在弹出对话框选择ADS2011目录下的

ial----->scripts----->eemlocal ，还要选中左下角Change Directory，

然后点击安装（我用的ADS2009，所以Allegro PCB Designer 16.5先装的

ADS2009下的ial----->scripts----->eemlocal ，不能正常使用，有点

问题，只能从别人那考了2011的ial文件夹到2009，不影响ADS2009使用），

点击安装后，回到了先前的弹出窗口，点击replay，取消Add menu item to start

Adranced Design System前的勾，点击setup，安装完成，关闭Allegro重启。

2.2.2 License 选择有问题，选择File----->Change Editor 在弹出窗口选择Allegro

PCB Design XL（Legacy），主要下面的Analog/RF一定不要选中，点击确定，

从启Allegro。

2.3 选中Export To ADS----->Select Traces，在PCB中选择要仿真的目标。然后选择

signal Nets下的Add->；；；；选择Pick Nets，点击PCB的参考地层，选中此网络，

点击RF Ground Nets下的Add。切换到layer Select页，选择要汇出的层。切换到

Cookie Cutter点击Build Signal Nets，在GND Net拾取适当大小的回路（修改

Expansion distance （Mil）大小）。切换到Component Select选择哪些原件上的

PIN要放。切换到Ports，点击Auto Place。最后点击OK.

2.4 点击Export to ADS-----> Export----->selected As…（汇出刚才选中的部分）

2.5 打开ADS2009，点击DesignKits----->Install DesignKits（2011是UnzipDesignKit..），

选择路径ADS2009----->ial----->design_kit（要用2011的），点击

import_allegro_3.0_(只装这次，以后就不用了)。

2.6 在ADS2009中新建工程（2011要选上刚才安装的libraries：User Favorite libraries

and Paks中的IMPORT_ALLEGRO勾上；；；；2009要在Designkits----->setup Design

kits----->USER LEVES下选中，点击左下角Enable。

2.7 新建PCB,点击Allegro Tools----->Import preferences，在弹出窗口Port instance

symbol size改为10mil。

2.8 Allegro Tools----->Import Allegro layout导入刚才生成的文件。

2.9 备注，导入PCB，如果觉得字大了，可以在Allegro Tools----->Import preferences

修改Port instance test height的大小。

2.10 后面仿真同前面。